

3. Sistemas Secuenciales.




- 3.1. Lógica secuencial.
- 3.2. Flip-Flop.
- 3.3. Contadores.
- 3.4. Registros.
- 3.5. Temporizador 555.
- 3.6 Máquinas de estado.
- 3.7. Análisis y diseño de circuitos secuenciales
sincrónicos.

3.1. Lógica secuencial.





Sistema:



3.1. Lógica secuencial.



Dos clases:



3.2. Flip-Flop.



Dispositivo básico de memoria.

Es el fundamento de los sistemas secuenciales.



Almacena un bit aún después de que desaparezca la señal que lo produce.



3.2. Flip-Flop.



Flip-flop R-S (Reset y Set) con compuertas NOR.





S	R	Q_{i+1}
0	0	Q_i
0	1	0
1	0	1
1	1	Estado metaestable

3.2. Flip-Flop.



Flip-flop R-S con compuertas NAND.





S	R	Q_{i+1}
0	0	Estado metaestable
0	1	1
1	0	0
1	1	Q_i

3.2. Flip-Flop.



Flip-flop R-S con habilitación. RS Síncrono.





S	R	E	Q_{i+1}
0	0	1	Q_i
0	1	1	0
1	0	1	1
1	1	1	Estado metaestable
X	X	0	Q_i

3.2. Flip-Flop.



Flip-flop D (Delay).




D	CLK	Q_{i+1}
0	↑	0
1	↑	1


3.2. Flip-Flop.



Flip-flop JK (Jack Kilby).



Flip-Flop Universal!





J	K	CLK	Q_{i+1}
0	0	$\uparrow$	Q_i
1	0	$\uparrow$	1
0	1	$\uparrow$	0
1	1	$\uparrow$	Q_i'

3.2. Flip-Flop.



Flip-flop T (Toogle).



*Un Flip-Flop T se puede hacer también a partir de un Flip-Flop RS. **Práctica***


T	CLK	Q_{i+1}
0	↑	Q_i
1	↑	Q_i'

3.3. Contadores.




Circuitos que «cuentan» el número de veces que un evento ha ocurrido, en particular de una señal de reloj.

Contadores de Propagación o Asíncronos.



Contadores Síncronos.




3.3. Contadores.

Contadores Asíncronos



Contador ascendente de 4 bits




Numero de pulsos	4°	3°	2°	1°
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
....				
15	1	1	1	1
16	0	0	0	0
17	0	0	0	1

3.3. Contadores.

Contadores Asíncronos



Contador ascendente de 3 bits MOD 6



Numero de pulsos	Q_2	Q_1	Q_0
0	0	0	0
1	0	0	1
2	0	1	0
...			
5	1	0	1
6	0	0	0
7	0	0	1

Un contador ascendiente de 4 bits MOD 10 es conocido también como Contador decadal.


Práctica

3.3. Contadores.

Contadores Asíncronos




Contador descendiente de 3 bits



Numero de pulsos	Q_2	Q_1	Q_0
0	1	1	1
1	1	1	0
2	1	0	1
....			
5	0	1	0
6	0	0	1
7	0	0	0

Contador ascendente de 4 bits



Numero de pulsos	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
....				
15	1	1	1	1
16	0	0	0	0
17	0	0	0	1


Al igual que con los contadores Asíncronos, los síncronos también se pueden diseñar descendentes y ascendentes con MOD 10.

Práctica

3.4. Registros.



Circuitos Secuenciales donde se almacena información temporalmente, para su uso posterior.




Existen tres tipos básicos:

- 1. Registro de corrimiento o serie-serie.*
- 2. Registro serie-paralelo.*
- 3. Registro paralelo-serie.*

3.4. Registros.



Registro de Corrimiento




También se puede hacer un registro de corrimiento con Flip-Flops JK y D.

Práctica

3.4. Registros.



Registro Serie-Paralelo




Se añade una salida en cada biestable!
Este registro es utilizado para cambiar una
*palabra de serie a paralelo. **Práctica***

3.4. Registros.





Registro Paralelo-Serie



Su uso consiste en la conversión de una palabra de paralelo a serie.

3.5. Temporizador 555.




<http://home.cogeco.ca/~rpaisley4/LM555.html>

3.5. Temporizador 555.




Monoestable



3.5. Temporizador 555.




Astable



3.6. Máquinas de estado.



Circuitos secuenciales en una configuración tal que pasan por una serie de estados determinados por la configuración y las entradas del sistema.



Herramientas para analizar una máquina de estados:


*Ecuaciones Lógicas
Tabla de Estados*

*Diagrama de Estado
Tabla de transición de FF
- Mapa de Karnaugh.*

3.7. Análisis y diseño de circuitos secuenciales sincrónicos.



Diseñar una máquina de estados que se comporte de la siguiente forma:




3.7. Análisis y diseño de circuitos secuenciales sincrónicos.




Tabla de Estados

Entrada	Estado Actual			Estado siguiente			Excitación de los FF					
	A	B	C	A	B	C	Ja	Ka	Jb	Kb	Jc	Kc
0	0	0	1	0	0	1						
1	0	0	1	0	1	1						
0	0	1	1	0	1	1						
1	0	1	1	0	1	0						
0	0	1	0	1	0	0						
1	0	1	0	0	1	0						
0	1	1	0	1	1	0						
1	1	1	0	0	1	0						
0	1	0	0	1	1	0						
1	1	0	0	0	0	1						

¿Cómo llenar estos espacios?



3.7. Análisis y diseño de circuitos secuenciales sincrónicos.



Q_i	Q_{i+1}	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Tabla de transición del Flip-Flop JK

Entra da	Estado Actual			Estado siguiente			Excitación de los FF					
	A	B	C	A	B	C	Ja	Ka	Jb	Kb	Jc	Kc
0	0	0	1	0	0	1	0	X	0	X	X	0
1	0	0	1	0	1	1	0	X	1	X	X	0
0	0	1	1	0	1	1	0	X	X	0	X	0
1	0	1	1	0	1	0	0	X	X	0	X	1
0	0	1	0	1	0	0	1	X	X	1	0	X
1	0	1	0	0	1	0	0	X	X	0	0	X
0	1	1	0	1	1	0	X	0	X	0	0	X
1	1	1	0	0	1	0	X	1	X	0	0	X
0	1	0	0	1	1	0	X	0	1	X	0	X
1	1	0	0	0	0	1	X	1	0	X	1	X

3.7. Análisis y diseño de circuitos secuenciales sincrónicos.



Q_i	Q_{i+1}	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Tabla de transición del Flip-Flop JK

Entra da	Estado Actual			Estado siguiente			Excitación de los FF					
	A	B	C	A	B	C	Ja	Ka	Jb	Kb	Jc	Kc
X	A	B	C	A	B	C	Ja	Ka	Jb	Kb	Jc	Kc
0	0	0	1	0	0	1	0	X	0	X	X	0
1	0	0	1	0	1	1	0	X	1	X	X	0
0	0	1	1	0	1	1	0	X	X	0	X	0
1	0	1	1	1	0	0	0	X	X	0	X	1
0	0	1	0	0	0	0	1	X	X	1	0	X
1	0	1	0	1	1	0	0	X	X	0	0	X
0	1	1	0	0	1	0	X	0	X	0	0	X
1	1	1	0	1	1	0	X	1	X	0	0	X
0	1	0	0	1	1	0	X	0	1	X	0	X
1	1	0	0	0	0	1	X	1	0	X	1	X

3.7. Análisis y diseño de circuitos secuenciales sincrónicos.



Funciones lógicas para las entradas J_i K_i de los Flip-Flop

CX\AB	00	01	11	10
00	X	1	X	X
01	X	0	X	X
11	0	0	X	X
10	0	0	X	X

$$J_a = C' \cdot X'$$

CX\AB	00	01	11	10
00	X	X	0	0
01	X	X	1	1
11	X	X	X	X
10	X	X	X	X

$$K_a = C' \cdot X$$

CX\AB	00	01	11	10
00	X	X	X	1
01	X	X	X	0
11	1	X	X	X
10	0	X	X	X

$$J_b = C' \cdot X' + C \cdot X = C \oplus X$$

CX\AB	00	01	11	10
00	X	1	0	X
01	X	0	0	X
11	X	0	X	X
10	X	0	X	X

$$K_b = A' \cdot C' \cdot X'$$

CX\AB	00	01	11	10
00	X	0	0	0
01	X	0	0	1
11	X	X	X	X
10	X	X	X	X

$$J_c = A \cdot B' \cdot X$$



CX\AB	00	01	11	10
00	X	X	X	X
01	X	X	X	X
11	0	1	X	X
10	0	0	X	X

$$K_c = B \cdot X$$

3.7. Análisis y diseño de circuitos secuenciales sincrónicos.



Circuito Lógico



$$J_a = C' \cdot X'$$

$$K_a = C' \cdot X$$